library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

我觉得是对的,能运行啊。但是老师要求的是verilog hd。我的参考书好像是vhdl。
唉。纠结啊。不知道这个算不算verilog hdl 的语言编写的程序。

求指导啊。

entity k

展开全部
收起
1回答
提交回答
  • 至过去的我

    2044人对此回答表示赞同

    我是未来的你,你现在是不是在年找寻小程序答案。你不要感觉诧异,给你来信原因,就是让你不在后悔。今天去学习如何推广小程序,相信......点击查看更多>
    发布于
  • 余生

    13人对此回答表示赞同

    开发环境一般两个都能运行,但两者还是有区别的,你这个不是verilog,verilog用的是module
    展开
    13
    0回复
    发布于 6年前

    评论(0)

    收起评论

A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
咨询热线

13312967497

扫码添加业务即可随时咨询 还可领取小程序推广攻略

业务咨询: 13312967497
扫码咨询

扫码咨询套餐

回到顶部