利用4位2进制加法器和4个寄存器实现4位累加器的设计。要求设计的累加器有异步清零控制端,和累加使能控制端。利用4位累加器和计数器实现两位2进制数的乘法操作。初始时,累加器清零,计数器控制数据累加的次数。急,谢谢大家了

展开全部
收起
1回答
提交回答
  • 至过去的我

    2044人对此回答表示赞同

    我是未来的你,你现在是不是在年找寻小程序答案。你不要感觉诧异,给你来信原因,就是让你不在后悔。今天去学习如何推广小程序,相信......点击查看更多>
    发布于
  • 邱宸

    8人对此回答表示赞同

    module accu(clock, reset, enable, out);input clock;input reset;input enable; output [3:0] out;reg [3:0] out;wire [3:0] outA = out + 1;always @(posedge clock or negedge reset) begin if(reset) out <= 4'd0; else begin if(enable) out <= outA;
    展开
    8
    0回复
    发布于 6年前

    评论(0)

    收起评论

A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
咨询热线

13312967497

扫码添加业务即可随时咨询 还可领取小程序推广攻略

业务咨询: 13312967497
扫码咨询

扫码咨询套餐

回到顶部